论文逐年发布
论文类
加利福尼亚大学伯克利分校
一号
TL;DR:展示Garp架构新奇方面以及原型软件环境与初步性能结果,这表明Garp类似技术可实现从2乘数到24乘数不等加速应用
抽象性 :典型可重构机器显出缺陷,使其不理想通用计算Garp架构合并可重构硬件和标准MIP处理器显示架构新奇方面以及原型软件环境与初步性能结果与UltraSPACC相比,类似技术加载可实现超速2倍至24倍等值某些实用应用
1,030引用
[.]
南加利福尼亚大学
一号
TL;DR:高效方法查找与给定文本中定正则表达式匹配使用FPGAs
抽象性 :本文展示一种高效方法,使用FPGAs查找特定文本中对应正则表达式匹配正则表达号n,串行机需要0(2n)内存并需要0(1)时间/文本字符拟方法才0(n2)空间并仍在0(1)时处理文本字符(一时周期)。 改进归因于非确定性有限自动机执行匹配据作者所知,这是非定型状态机首次使用可编程逻辑再者,论文展示简单快捷算法,快速构建给定正则表达式NFA快速NFA构建至关重要,因为NFA结构依赖正则表达式,而正则表达式仅在运行时已知描述传统FPGas算法和自配置门数组实现情况为了评价性能,NFA逻辑映射入Virtex XCV100FPGA和SRGAGNUgrep匹配正则表达式性能由800兆赫Pentium三型机评价在大多数情况下,拟议方法比最佳案例grep性能快量级比最差案例grep性能快最大NFA逻辑小于1000CLBs,而DFA存储grep最差案例耗用几百兆字节
657引用
[.]
西林克斯
一号
TL;DR:描述时间多解FPGA架构,包括扩展处理状态保存和转发以及因时间复用硬件而增加路由需求
抽象性 :本文描述时间多解FPGA架构八大FPGA配置存储芯片内存非活动芯片内存分布芯片并无障碍化,这样FPGA全配置可以单循环换换内存FPGA全配置从芯片存储器装入 30ns非活动内存可存区块内存应用FPGA基础Sxinx XC4000EFPGA,并包括处理状态保存和转发以及因硬件多时化而增加路由需求扩展
533引用
过程文章
·
TL;DR:MaSTriX由作者讨论,这是一个粗微可重新配置com布置架构,支持可配置指令分布,设备资源分配到控制段并描述按任务计算
抽象性 :MATRIX是一个小说粗重可重新配置com-布置架构,支持可配置指令分布设备资源分配到控制语言并描述按任务计算程序专用规律化使我们能够压缩分配指令控制分配的资源,在许多情况下产生更多数据路径计算资源多级配置机制、支持数据路径和指令偏差的统一配置网络和粗粒积块使适应成为可能,可用作指令存储器、存储元件或共构元件0.5~CMOS进程中MATRIX架构核心8位功能单元的足迹约为1.5mx1.2m进程点IOOMHz操作很容易实现,AL低调MATRIX组件按10Goph顺序交付
466引用
[.]
西北大学
一号
TL;DR:Chimaera系统描述,它通过将可重构逻辑整合到主机本身来克服通信阻塞,并能够创建多操作指令和高性能通用重构计算假设执行模型密钥
抽象性 :当前定制计算系统通过严格分离可重构逻辑处理器而遭遇通信重大瓶颈Chimaera系统通过将可重构逻辑整合到主机处理器本身并直接访问主机处理器寄存文件,克服这一瓶颈,系统帮助创建多操作指令和一个高性能通用可重构计算试探执行模型密钥支持多输出函数并使用局部运行时间重构以缩短重构时间组合式系统可加速二分或二分以上用于通用计算,手动标定应用可加速160分或以上
450引用