现场可编程定制计算机

文摘:典型的可重构机器表现出一些缺点，使它们不太适合用于通用计算。Garp架构将可重构硬件与标准MIPS处理器结合在同一个芯片上，以保留两者的更好功能。介绍了该体系结构的新颖方面，以及原型软件环境和初步性能结果。与UltraSPARC相比，类似技术的Garp在某些有用应用中可以实现从2倍到24倍不等的加速。

文摘:本文提出了一种利用fpga在给定文本中查找匹配给定正则表达式的有效方法。要匹配长度为n的正则表达式，串行机器需要0(2^n)内存，并且每个文本字符需要0(1)时间。所提出的方法只需要0(n^2)个空间，并且仍然在0(1)个时间(一个时钟周期)内处理一个文本字符。这种改进是由于使用了非确定性有限自动机(NFA)来执行匹配。就作者所知，这是在可编程逻辑上第一次实际使用非确定性状态机。此外，本文还提出了一种简单、快速的算法，用于快速构造给定正则表达式的NFA。快速构造NFA是至关重要的，因为NFA结构依赖于正则表达式，正则表达式只有在运行时才知道。介绍了该算法在传统fpga和自重构门阵列(SRGA)上的实现。为了评估性能，NFA逻辑被映射到Virtex XCV100 FPGA和SRGA上。此外，GNU grep匹配正则表达式的性能在800 MHz Pentium III机器上进行了评估。在大多数情况下，所提出的方法比最佳grep性能要快。 It was orders of magnitude faster than worst case grep performance. Logic for the largest NFA considered fit in less than a 1000 CLBs while DFA storage for grep in the worst case consumed a few hundred megabytes.

文摘:本文介绍了一种时间复用FPGA的结构。FPGA的八种配置存储在片上存储器中。这种不活跃的片上存储器分布在芯片周围，并且可以访问，因此FPGA的整个配置可以在存储器的单个周期中改变。FPGA的整个配置可以在30 ns内从这个片上存储器加载。非活动内存可以作为应用程序的块RAM访问。该FPGA基于Xilinx XC4000E FPGA，包括处理状态保存和转发的扩展，以及由于硬件时间多路复用而增加的路由需求。

文摘:MATRIX是一种新颖的、粗粒度的、可重构的计算体系结构，它支持可配置的指令分布。设备资源在每个任务的基础上被分配来控制和描述计算。特定于应用程序的规律性允许我们压缩分配给指令控制和分配的资源，在许多情况下为数据路径和计算提供更多的资源。这种适应性是通过多级配置方案、支持数据路径和指令分布的统一可配置网络以及可作为指令存储、内存元素或计算元素的粗粒度构建块实现的。在0.5，~ CMOS工艺中，位于MATRIX架构核心的8位功能单元的占地面积约为1.5mmx 1.2mm，使具有超过100个功能单元的单个模具在今天实用。在这个过程中，IOOMHz操作很容易实现，允许MATRIX组件在10 Goph(8位操作)的量级上交付。

文摘:通过严格地将可重构逻辑与其主处理器分离，当前的定制计算系统遭受了严重的通信瓶颈。在本文中，我们描述了Chimaera，该系统通过将可重构逻辑集成到主机处理器本身并直接访问主机处理器的寄存器文件来克服这一瓶颈，该系统允许创建多操作数指令和推测的执行模型，这是高性能、通用可重构计算的关键。它还支持多输出函数，并利用部分运行时重新配置来减少重新配置时间。结合起来，该系统可以为通用计算提供两倍或更多的加速，而对于手动映射应用程序则可能提供160倍或更多的加速。